[Verilog(베릴로그)] Module : 1-bit Full Adder

1. 1-bit Full Adder의 진리표(Truth table)

2. 1-bit Full Adder의 Block Diagram(회로도)

 Full Adder는 2개의 Half Adder로 구성되는데,

이를 회로로 표현하면 다음과 같다.

3. Verilog Code

(1) Gate-level Modeling으로 구현했을 때

(2) Structure Modeling으로 구현했을 때

 

4. Testbench Code